前進矽谷特別報導

互連架構/驗證技術翻新 SoC設計效率/良率俱增

作者: 柯凱林
2015 年 12 月 03 日
系統單晶片(SoC)開發可望又快又好。矽智財(IP)開發商與電子設計自動化(EDA)業者所研發的新一代晶片互連架構與功能驗證技術,可有效解決現今系統單晶片設計日益複雜所導致的互連頻寬不足和驗證速度過慢等問題,大幅縮短SoC研發時程並提高整體設計良率。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

專訪GLOBALFOUNDRIES執行長Douglas Grose

2009 年 04 月 03 日

專訪惠瑞捷策略行銷副總裁Mark Allison

2010 年 08 月 02 日

行動晶片廠加入戰局 無線充電進駐中階手機有望

2015 年 08 月 05 日

imec執行長Luc Van den hove:閉門造車,惟致平庸

2024 年 09 月 26 日

UWB全面革新連線體驗 車用/行動裝置/IIoT傳輸更順暢

2024 年 10 月 18 日

氮化鎵結合拓撲改良 伺服器電源效率扶搖直上

2024 年 11 月 01 日
前一篇
克服工業物聯網挑戰 NI力推開放式標準平台
下一篇
Digi-Key出貨包裹量達五千萬里程碑