前進矽谷特別報導

互連架構/驗證技術翻新 SoC設計效率/良率俱增

作者: 柯凱林
2015 年 12 月 03 日
系統單晶片(SoC)開發可望又快又好。矽智財(IP)開發商與電子設計自動化(EDA)業者所研發的新一代晶片互連架構與功能驗證技術,可有效解決現今系統單晶片設計日益複雜所導致的互連頻寬不足和驗證速度過慢等問題,大幅縮短SoC研發時程並提高整體設計良率。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

行動上網美夢成真 個人行動網路產業鏈商機勃勃

2009 年 02 月 26 日

電信/晶片商助長 TD-LTE手機市場戰火熾

2014 年 02 月 23 日

搶占物聯網一席之地 無線連結技術各顯神通

2015 年 03 月 26 日

美中貿易戰下的華為 從專利看中國5G布局

2021 年 06 月 12 日

高速光傳輸應援AI CPO/LPO/CO各有優勢(2)

2024 年 08 月 23 日

AI帶旺資料通訊需求 低軌衛星建構全網覆蓋商機(1)

2024 年 09 月 09 日
前一篇
克服工業物聯網挑戰 NI力推開放式標準平台
下一篇
Digi-Key出貨包裹量達五千萬里程碑